赛灵思公司宣布其FPGA中将集成56G PAM4收发器技术

    明德扬多年专注FPGA培训，带您关注FPGA业内消息！

    当地时间2017年5月17日，美国赛灵思公司宣布56G PAM4收发器技术将集成到其业界领先的Virtex® UltraScale +™ FPGA硬件设计中。这些硬件设计基于成熟的16nm FinFET + FPGA架构，将拓宽Virtex的产品线，推动了下一代以太网部署，并且现有系统可以无缝迁移到下一代背板，光学器件和高性能互连上。

    随着云计算、工业物联网和软件定义网络等行业的快速发展，不断推动着对无限带宽的需求，技术创新必须扩展支持 50G、100G、400G 端口以及 Tb 接口，以在不增加单位比特成本和功耗的同时最大化端口密度。标准化线路速率对满足上述不断发展的下一代带宽要求至关重要。该FPGA硬件设计面向有线通信，数据中心和无线回程的使用，通过突破56G +线路速率的数据传输的物理限制，使客户能够在现有基础设施上实现双倍带宽。

    赛灵思的SerDes技术集团副总裁Ken Chang表示：“赛灵思正在引领收发器技术的发展，向我们的16nm FPGA硬件设计注入56G PAM4技术。这些新器件建立在经过多次验证的FPGA基础之上，很快就会与广泛的光学，ASIC和背板生态系统达成一致性。”

    这次的消息标志着赛灵思的收发器在2016年首次在16nm FPGA硬件设计上展示56G PAM4收发器技术后的又一里程碑。意味着赛灵思这次的成功又是一项重大的技术飞跃。

    明德扬持续注重FPGA培训，更多FPGA消息敬请关注明德扬！