【参考资料】根据Verilog代码画电路图—XYZ
http://www.mdy-edu.com/wentijieda/20210410/1330.html(出处: 明德扬论坛)



【问题1】请问，我用EP4C40F23C8的bank8，供电3.3V，此时可以接受1.8V的LVDS的信号？
答：一般来说，FPGA的一个BANK支持多个电平，例如3.3 2.5 1.8和1.5等，用户可以选择某一个电平来使用。您可以在管脚配置的地方，选择一下，如果可选，表示支持。另外，需要注意的是，同一个BANK的，其所有管脚的电平必须相同。例如说，这个BANK的某管脚选择了1.8V，那么这个BANK的其他电压都必须是1.8V


【问题2】FPGA工程里的管脚，是如何配置的？
答：请看下面文章：通过原理图找管脚号的方法
http://www.mdy-edu.com/wentijieda/20210409/1201.html
(出处: 明德扬论坛)