什么是FIFO

 下图为分别为单时钟FIFO和双时钟FIFO的符号图：

从图中我们可以看到，单时钟FIFO具有一个独立的时钟端口clock，当Clock上升沿到达时，且wrreq有效时，将data[7..0]中的数据写入FIFO；当Clock上升沿到达时，且rdreq有效时，将q[7..0]中的数据输出FIFO；full是满标志位，当FIFO写满时有效，almost_full是将满标志，当快写满时有效，almost_full数值可以配置；同理empty与almost_empty是空标志和将要空标志，自己也可以配置almost_empty。usedw[7..0]是当前FIFO可以使用的数据。sclr是同步清零，当有效时且Clocks上升沿到达时清楚FIFO的数据；aclr是异步清零，当有效时清除FIFO的数据。

  双时钟FIFO和单时钟FIFO基本一样，就是读写分别采用不同的时钟信号。wrfull为写满标志，wrempty为写空标志，当我们想在只有FIFO空的时候才能写入时就用wrempty来判断，wrusedw[8..0]写入多少数据，rdusedw[8..0]能读出多少数据。这里将写入的数据和刻度的数据分开计数的原因是，当我们写入数据长度和读数据长度不同时，比如写的数据长度是16位，读的数据长度是8位，当写入一个数据wrusedw[8..0]=1，而rdusedw[8..0]=2。rdfull是读满标志，当我们要想要只有写满时才可读可根据这个标志判断（读数据包）。rdempty读空标志，当FIFO没有可读数据时有效。aclr异步请零。双时钟FIFO只有异步清零。

三：不同结构的FIFO各有什么作用
单时钟FIFO：

单时钟FIFO常用于片内数据交互，例如，在FPGA的控制下从外部传感器读取到的一连串传感器数据，首先被写入FIFO中，然后再以UART串口的数据发送速率将数据依次发送出去。由于传感器的单次读取数据可能很快，但并不是时刻都需要采集数据，例如某传感器使用SPI接口的协议，FPGA以2M的SPI数据速率从该传感器中读取20个数据，然后以9600的波特率通过串口发送出去。此过程每秒钟执行一次。因为2M的数据速率远高于串口9600的波特率，因此需要将从传感器中采集到的数据首先用FIFO缓存起来，然后再以串口的数据速率缓慢发送出去。这里，由于传感器数据的读取和串口数据的发送都是可以同步于同一个时钟的，因此可以使用单时钟结构的FIFO来实现此功能。

双时钟FIFO：

  双时钟FIFO的一个典型应用就是异步数据的收发。

  所谓异步数据是指数据的发送端和接收端分别同步与不同的时钟域，使用双时钟FIFO的独立的读写时钟结构，能够将不同时钟域中的数据同步到所需的时钟域系统中。例如，在一个视频图像采集系统中，实现将摄像头采集的数据通过VGA在显示器上显示。摄像头输入的数据长度和速度与输出到VGA显示的数据长度和速度都不相同，这种情况下使用双时钟FIFO。

四：如何在Altera FPGA中使用FIFO实现功能设计
在Altera FPGA中使用FIFO实现用户功能设计主要有三种实现方式，第一种为用户根据需求自己编写FIFO逻辑，当用户对于FIFO的功能有特殊需求时，可以使用此种方式实现，但此种方式要求用户有较高的RTL设计能力。第二种方式为使用第三方提供的开源IP核，此种IP核以源码的形式提供，能够快速的应用到用户系统中，当用户对FIFO功能有特殊需求时，可以在此源码的基础上进行修改，以适应自己的系统需求。第三种方式为使用Quartus II软件提供的免费FIFO IP核，此种方式下，Quartus II软件为用户提供了友好的图形化界面方便用户对FIFO的各种参数和结构进行配置，生成的FIFO IP核针对Altera不同系列的器件，还可以实现结构上的优化。

温馨提示：明德扬2023推出了全新课程——
逻辑设计基本功修炼课，降低学习FPGA门槛的同时，增加了学习的趣味性

http://old.mdy-edu.com/chanpinzhongxin/peixunkecheng/2023/0215/1889.html

（点击→了解课程详情☝）

明德扬除了培训学习还有项目承接业务，擅长的项目主要包括的方向有以下几个方面：

需要了解相关信息可以联系：吴老师18022857217（微信同步）