AXI总线的时序图,但仿真发现,在AWVALID之前,AWREADY就变高了,这是错误的吗?
主页-old > 教程中心 > 问题解答 >
2023-04-13 人气:  作者:wuqi
下面是AXI总线的时序图,但我仿真发现,在AWVALID之前,AWREADY就变高了,这是错误的吗?

答:上面时序没有说,在AWVALID之后,AWREADY才为1。上图只是要说明的是:AWVALID和AWREADY同时为1,才表示一个有效的数据。AWREADY是可以任意时候为1的。  这也告诉我们,时序不要想当然地理解。
上一篇:什么情况下不用sdk?
下一篇:Vivado-Synthesis: Verilog parameter overridden within instan