如果同学们的问题我们帖子里面没有的请第一时间联系我微信同步:18022859964江老师,我们对新问题进行补充!
《FPGA至简原理与应用》已经发布到本论坛,网址为:http://www.fpgabbs.cn/forum.php?mod=forumdisplay&fid=102
明德扬最近做了抖音系列短视频,感兴趣可以关注明德扬抖音号:FPGA技巧分享(87481069842)至简书籍短视频(74803215644),内容不断更新!点赞+关注,学习不迷路!
【勘误5】在《FPGA至简原理与应用_3.3》P603页,表11-3未显示。其表的内容如下:

【勘误6】在《FPGA至简原理与应用_3.3》P606页,

【勘误7】FIR滤波器书上代码有错误。请以下面这个工程为准。
工程网址:http://old.mdy-edu.com/plus/view.php?aid=1342【勘误8】84页最顶上,100KHz 的正弦信号,每个时钟 addr 增加:128/250 = 0.256,这个地方,应该是128/500=0.256
问题解答
【问题1】DAC里面 幅值转换的 公式是怎么来的啊

DAC_DA的位宽是8位,可以表示0~255。所以代入公式,当DAC_DA值为0时,刚好算出0.48V,当DAC_DA值为255时,刚好算出2.2V。可以代入数去检查。
【问题2】VGA显示图片案例,为什么使用RGB332格式,而不是更常用的RGB565格式?
答:该案例起源于MP603开发板,该开发板使用的FPGA芯片,其内部RAM资源比较小,不足于保存RGB565数据,所以定为RGB332格式。
接下来再应用到MP801和MP802开发板,为了保持统一,仍然为RGB332格式。这是不影响教学使用的。
【问题3】在MDY的产生flag代码中,由0变1条件时,通常都会加上flag==0,是否可以去除?如下面代码。
答:从逻辑功能角度上看,不加上flag==0这个语句,是可以实现相同功能的。但MDY仍坚持要把这个加上。原因是至简设计思维是确认一个“变化点”的条件,满足变化点就从0变1,在大部分场合,
加上flag==0才是一个“变化点”,如果不加上,则是一个“变为1”的时间段。
【问题4】问:MDY的波形图规则中提到:在上升沿前面的值,就是读到的值。但下图的MODELSIM图中,为什么不符合此规则。例如end_cnt按规则应该为1,但为什么是0?
1. MIPI视频拼接
2. SLVS-EC转MIPI接口(IMX472 IMX492)
3. PCIE采集系统
4. 图像项目
5. 高速多通道ADDA系统
6. 基于FPGA板卡研发
7. 前端模拟采集、射频、电荷灵敏前置放大器
明德扬科技教育