07我们的第二个FPGA设计——串口思路 本视频通过基于至简设计法中的“计数器架构八步法”来讲解串口发送程序的编写思路。学员通过明德扬的系统培训，只要按照至简设计法的步骤来做，肯...

06我们的第二个FPGA设计——串口 本视频介绍的是串口的发送模块的练习要求，让您在实践中掌握至简设计法的精髓。...

05 第一个设计语法总结 如今市面上有不少关于Verilog语法的书籍，但实际上我们常用的语法并不多，如果花费大量的时间和精力去钻研全部的语法，那么这显然是不明智的做法。本...

04 我们的第一个设计思路 明德扬根据多年项目和培训经验，总结和制定了一套科学严谨的计数器规则。只要按照我们的“计数器架构八步法”，一步步考虑你的设计，就完全不存在...

03 我们的第一个发FPGA设计 当你看到一个项目要求之后，如何设计呢？也许你自己感觉已经懂了，于是在模模糊糊的情况下就开始写代码，没有清晰步骤，最后需要反复打补丁才完成...

02 FPGA设计思维 什么是FPGA设计思维呢？本视频可以告诉你，教您区别、理解硬件思维和软件思维的不同，让你全方位掌握FPGA的设计思路。...

01 D触发器及代码 本视频讲述了编写FPGA程序最重要的基础——D触发器。很多同学觉得要把数字电路基础学完，才能学习FPGA。实际上，很多知识是不需要用到的，我们只要清...

02 利用GVIM制作模板 上一节我们介绍了明德扬的常用模板，你是不是也心动了，想制作自己的个性化模板？本视频将介绍在GVIM当中如何制作自己的模板！...

01 基于明德扬课程的GVIM教程 本视频介绍基于明德扬课程的GVIM模板。明德扬鼓励大家多用模板，优点具体如下：1. 多用模板有利于我们专注设计。FPGA学习的核心是“设计”，使用模板...

05 时序例外约束 本节视频讲述多周期路径、异步时钟以及组合逻辑的约束，这些都是时序例外的情况。对于这些情况，处理时要特别小心，否则有可能导致遗漏错误信息的...

03 input delay约束 输入延时约束是约束的重点。明德扬把输入约束分成三大类：系统同步、源同步和无时钟数据，其中源同步分成SDR和DDR两场景，而DDR又可再细分成边沿对齐...