官方论坛
官方淘宝
官方博客
微信公众号
点击联系吴工 点击联系周老师
您的当前位置:主页-old > 服务网站 > FPGA代码库 >

08_mdyLcd——LCD驱动模块

发布时间:2023-04-11   作者:admin 浏览量:
注意:mdyLcd模块是明德扬提供的IP模块,不允许修改避免使用时出现问题,调用本模板时请根据以下接口说明进行使用。

一、接口信号列表
信号名 I/O 位宽 定义
clk I 1 输入时钟信号
rst_n I 1 输入复位信号,低电平有效
ack_data I 24 输入的图像有效显示数据
req_x O 11 输出的LCD显示屏有效显示区域每一行某一像素点指示信号
req_y O 10 输出的LCD显示屏有效显示区域某一行指示信号
req_en O 1 LCD有效显示使能信号
req_addr O 19 LCD有效显示区域地址
frame_start O 1 每帧图像开始指示信号
hys O 1 LCD行时序信号
vys O 1 LCD场时序信号
lcd_de O 1 LCD数据输出使能信号
lcd_rgb O 24 LCD显示RGB信号数据,用24bit来表示一个像素,并且RGB每个分量都用8位来表示,取值范围0~255
lcd_dclk O 1 LCD数据采样时钟


二、接口使用说明
可以通过例化以下参数来进行本模块的设定和使用。

1、参数D_DLY:对LCD行、场时序信号和使能信号延时的时钟个数。
     
三、问题讨论
1、
下一篇:10_mdyFifo
   拓展阅读